Dans le domaine de la cyberdéfense, durant les dix dernières années, toutes les vulnérabilités découvertes et mises à jour par des correctifs ont pu être exploitées par des personnes malveillantes qui cherchent à contourner les mécanismes de sécurité pour provoquer des dysfonctionnements dans les circuits.
Pour sécuriser les systèmes embarqués, une des tendances est de combiner des mécanismes au niveau logiciel (application, systèmes d’exploitation) et matériel (circuit, puce électronique) pour implémenter des analyses complètes et des circuits dont le fonctionnement est sécurisé. Notre ambition est alors de proposer une évolution du contrôle dynamique du flux d’informations (DIFC, Dynamic Information Flow Control). Cette technique consiste à ajouter des métadonnées aux différentes variables d’un programme dans le but de garantir la sécurité de l’exécution du programme et des données traitées par l’application. Les solutions existantes pénalisent fortement le temps d’exécution du système sécurisé. Certaines approches se basent sur l’implémentation d’un co-processeur sur circuit FPGA dédié aux opérations de sécurité relatives au contrôle DIFC.
Néanmoins, ces dernières contributions se basent sur des modifications majeures du processeur principal et ne s’intéressent ni à la sécurité ni à la flexibilité du coprocesseur ; ce qui rend difficile la diffusion d’une technologie de DIFC auprès du monde industriel. L’équipe souhaite alors s’engager dans les prochaines années vers une approche de sécurité flexible, pour un processeur standard, où les mécanismes peuvent être reconfigurés en temps réel et avec une pénalité temporelle moindre sur des technologies hybrides combinant un processeur ARM et un circuit FPGA (par exemple, technologie Zynq, Xilinx). Des projets ont été déposés en ce sens (notamment au Labex Cominlabs) et des thèses sont d’ores et déjà programmées, en collaboration entre autres avec un acteur français très en pointe dans ce domaine, le LabSTICC (Lorient).